

Carrera: Ingeniería Electrónica
Asignatura: Técnicas Digitales I
Cronograma por comisión – Ciclo Lectivo 2025

Comisión: 3R4. 1er parcial: 17/5/25. 2do parcial: 23/8/25. 3er parcial: 25/10

Nro de semana	Fecha	Tema	Tipo de actividad
1	17/03/2025	Álgebra de Boole. Definición. Postulados. Principio de dualidad. Operaciones lógicas y su analogía mecánica con llaves. Compuertas básicas: AND, OR, NOT, y XOR. Tablas de verdad y compuertas derivadas (NAND, NOR)	Teórico
2	24/03/2025	Teoremas del Álgebra de Boole. Teorema de De Morgan. Teorema del consenso. Función del Álgebra de Boole. Concepto de Minitérminos y Maxitérminos.	Teórico
3	31/03/2025	Forma canónica. Obtención de funciones desde la tabla de verdad.	Teórico/Práctico
4		Examen general 1er turno.	Lunes 07/04/2025 – sin actividad en clases - Para Técnicas Digitales I es examen final
4	07/4/2025	Concepto del lenguaje de descripción de Hardware Verilog. Elementos del lenguaje. Declaración de un módulo. Sentencia de asignación continua: ASSIGN.	Teórico/Práctico
4		Examen general 1er turno.	Jueves 10/04/2025 – sin actividad en clases
5	14/04/2025	Expresión matemática de la Función. Función complemento. Expansión a	Teórico

		la forma canónica, métodos tabulares y algebraicos. Conceptos básicos de minimización. Diagramas de Karnaugh para 2, 3, 4 y 5 variables. Condiciones no importa/no sucede. Aplicación de las funciones lógicas.	
5		Feriado	Jueves 17/04/2025 jueves santo
5		Feriado	Viernes 18/04/2025 Viernes santo
6	21/04/2025	Implementación de funciones con solo compuertas NAND y solo compuertas NOR. Función XOR: identidades que se aplican.	Teórico/Práctico
6		Examen general 1er turno.	Miércoles 23/04/2025 – sin actividad -
6		Examen general 1er turno.	Viernes 25/04/2025 – sin actividad -
7	28/04/2025	Implementación. Función impar. La XOR y el mapa de Karnaugh. Generación y comprobación de paridad.	Teórico/Práctico
7		Examen general 1er turno.	Martes 29/04/2025 – sin actividad -
7		Feriado	Jueves 01/052025 – 1ero de mayo
		Feriado puente	Viernes 01/052025 – 1ero de mayo
8	05/05/2025	Familia lógica CMOS. Características: especificaciones de tensión y de corriente de entrada y de salida, margen de ruido, retardo de propagación. Familia TTL: Serie 74/54	Teórico

		Standard e Interfase C-MOS/TTL y TTL/C-MOS como referencia histórica.	
9	12/05/2025	Transistores MOS. Compuertas CMOS: NOT, NAND y NOR. Puertas de transmisión. Compuertas Pseudo-NMOS. Ley de Moore. Consumo de potencia. Potencia dinámica y estática. Ejemplo de consumo de potencia.	Teórico
10		Examen general 2do turno.	Lunes 19/05/2025 – sin actividad en clases - Para Técnicas Digitales I es examen final
10	19/05/2025	Decodificador. Implementación de una función booleana mediante decodificador. Codificador. Multiplexor. Implementación de una función booleana mediante multiplexor.	Teórico/práctico
10		Examen general 2do turno.	Jueves 22/06/2025 – sin actividad -
11	26/05/2025	Circuitos detectores y correctores de error: paridad, código de Hamming.	Teórico
12	02/06/2025	Sistemas combinacionales. Definición y ejemplos.	Teórico/Práctico
12		Examen general 2do turno.	Miércoles 04/06/2025 – sin actividad -
13	09/06/2025	HDL: operador ternario. Variables internas o nodos internos. Precedencia de operadores. Formato de los números. Concatenación de bits. Salida flotante o de alta impedancia. Retardos. Lógica combinacional usando ALWAYS. Ejemplos.	Teórico

13		Examen general 2do turno.	Martes 10/06/2025 – sin actividad -
13		Examen general 2do turno.	Viernes 13/06/2025 – sin actividad -
14	16/06/2025	Concepto de complemento a la base y a la base-1. Operaciones aritméticas de números en CA2 (suma, resta, multiplicación, división).	Teórico
14		Feriado	Viernes 20/06/2025 – día de la bandera
15	23/06/2025	Sumador paralelo binario (4bits). Sumador total.	Teórico
16	30/06/2025	Sumador – restador (4bits). Semisumador. Multiplicador (2x2bits).	Teórico
17	11/08/2025	Introducción sistemas secuenciales. Conceptos de tiempo (Clock) y memoria (flip-flop). Biestables. Biestable sensible a nivel: latch. Biestable disparado por flanco: flip-flop maestro-esclavo. Flip-flop D, JK, T.	Teórico
17		Feriado	Viernes 15/08/2025 – día de San Martín
18	18/08/2025	Sistemas secuenciales. Caja negra. Diagrama de estados. Codificación de estados. Tabla de verdad. Mapa de Karnaugh. Implementación. Ejemplo: Salida Y se activa ante la presencia de tres unos consecutivos en la entrada X.	Teórico
19	25/08/2025	HDL de sistemas secuenciales: sentencia Always. Flip-flop D con/sin reset y habilitación. Reset	Teórico

		síncrono y asíncrono. Otras sentencias comportamentales: If/else, case, y casez. Lógica combinacional usando always, case y casez.	
17		Asueto de la facultad	Martes 19/08/2025 – día de la UTN
20	01/09/2025	Verilog: sentencias bloqueantes y no-bloqueantes. Reglas para asignación de señales. Máquina de estado Moore. Máquina de estado de Mealy. Ejemplo comparativo Moore-Mealy. Descripción Verilog Moore y Mealy.	Teórico/Práctico
21	08/09/2025	Registros. Descripción en Verilog. Registro con reset asíncrono. Registro con carga en paralelo. Registro de desplazamiento. Descripción de un registro de desplazamiento universal de 4 bits. Uso de parameter para descripción genérica.	Teórico
22	15/09/2025	Registro de 8 bits comercial: 74377 y su HDL. Ejemplo de registro tolerante a fallas.	
23	22/09/2025	Contadores: conceptos. Contador módulo m. Contador binario de n bits y su descripción Verilog. Contador binario de Johnson. Contador de 4 bits comercial: 74161/163 y su HDL.	Teórico/Práctico
24	29/09/2025	Dispositivos programables. Configuraciones básicas combinacionales: ROM, PAL y PLA.	Teórico

		Configuraciones secuenciales: SPLD, CPLD y FPGA. Arquitectura de un elemento lógico. Lookuptables (LUT's).	
24		Feriado de la ciudad	Martes 30/09/2025 – San Jerónimo
25	06/10/2025	Descomposición en Unidad de proceso y unidad de control. Máquina algorítmica estándar. Buses. Unidad de proceso de 3, 2 y 1 bus. Ejemplo: máximo común divisor. Diagrama de bloques. Unidad procesadora.	Teórico
26	13/10/2025	Unidad de control. Diferentes tipos de realización de la unidad de control. Microprograma. Codificador de órdenes.	Teórico/Práctico
27	20/10/2025	Optimización de la unidad procesadora. Actualización de la unidad de control. Pasos para crear la unidad procesadora. Ejemplo: Máximo común divisor versión II.	Teórico/Práctico
28	27/10/2025	Ejemplo de diseño de un Monoestable no redispensible y en segunda instancia, compartiendo recursos de cálculo, generación de 16 salidas.	Teórico
29	03/11/2025	Ejemplo de diseño (continuación).	Teórico
30	10/11/2025	Repaso general	Teórico/Práctico
31	17/11/2025	Recuperatorio 1er y 2do parcial.	Teórico/Práctico
31		Feriado puente	Viernes 21/11/2025 –
32	24/11/2025	Recuperatorio 3er parcial, evaluación para aprobación	Teórico/Práctico



Facultad Regional Córdoba

		directa cierre.	
--	--	-----------------	--